随着芯片制造技术接近单个表面晶体管数量的极限，半导体行业正转向垂直堆叠，试图通过“建高楼”代替“铺平房”。这种多层芯片设计能在不增加占地面积的情况下大幅提升数据处理能力和复杂功能执行力。然而，当前基于硅晶圆的制造方式成为了这一构想的最大障碍。
硅晶圆的限制
传统芯片依赖厚重的硅晶圆作为支撑结构，每层堆叠的芯片都需要“硅地板”，这不仅增大了芯片厚度，还显著降低了各层之间的通信效率。
针对这一瓶颈，MIT的研究团队开发了一种全新的多层芯片设计，无需依赖硅晶圆，同时还能在低于400摄氏度的温度下工作，确保下层电路完好无损。这项突破性研究近日发表于《自然》期刊，展示了直接在任意表面上生长高质量多层半导体材料的可能性。
技术核心：低温生长与无硅晶圆
研究团队通过优化材料生长工艺，成功在380摄氏度的低温下实现了单晶二维半导体材料（TMDs）的多层堆叠。这些TMD材料（如二硫化钼和二硒化钨）具有极高的半导体性能，是硅材料的潜在替代品。相比硅在极小尺度上的性能退化，TMD材料即使薄至单原子层仍能保持出色的性能。
更重要的是，这种技术无需传统的硅晶圆作为支撑层，直接在已有电路上进行生长。这使得多个半导体层能够更紧密地接触，从而实现更快速的通信和更高效的计算能力。
堆叠芯片的新可能
研究团队利用该方法，成功制备了一种交替堆叠两种TMD材料的多层芯片：
- 二硫化钼（MoS₂）：适用于制造n型晶体管。
- 二硒化钨（WSe₂）：适用于制造p型晶体管。
p型和n型晶体管是逻辑运算的基本构建模块。通过这种方法，研究人员实现了单晶形式的多层材料生长，不需要中间的硅层。这种新工艺有效地将金属氧化物半导体（CMOS）的密度翻倍，并为逻辑电路和存储器的垂直堆叠开辟了新道路。
技术优势
与传统通过硅晶圆打孔堆叠的3D芯片技术相比，这种基于生长的单片3D方法具有显著优势：
- 无硅层限制：避免了传统硅晶圆的厚度问题，可堆叠更多层。
- 精确对齐：提高了垂直堆叠的对齐分辨率。
- 生产效率：减少制造过程中孔洞的损耗，提高产率。
研究第一作者Ki Seok Kim表示，这种方法不仅适用于3D逻辑芯片，还能结合3D存储器，实现更强大的计算和存储性能。
未来展望：AI硬件的新契机
这项技术为开发更快、更强的AI硬件奠定了基础。例如，它可以制造用于笔记本电脑或可穿戴设备的多层堆叠芯片，性能接近今天的超级计算机，同时存储能力可与数据中心媲美。
研究团队成员表示，这一技术可能带来计算能力数量级的提升，尤其在AI、逻辑运算和存储领域。为了推动这一技术的商业化，研究负责人Jeehwan Kim已创立一家名为FS2（Future Semiconductor 2D materials）的公司，计划将这项研究扩展至大规模AI芯片生产。
Kim强调：“我们已经在小型设备阵列中证明了这一概念。下一步是扩大规模，展示专业AI芯片的实际操作能力。”
这项研究得到了三星先进技术研究所和美国空军科学研究办公室的部分资助。研究的成功标志着半导体行业向3D芯片堆叠迈出了革命性的一步，为未来AI硬件的发展开辟了全新路径。